：本文阐述了大容量锂离子电池包内部功率MOSFET的配置以及实现二级保护的方案；论述了其实现高功率密度使用的功率MOSFET所采用的晶圆技术和CSP封装技术的特点；提出了保证电池包安全可靠工作，功率MOSFET一定要有的技术参数，以及如何正确测量MOSFET的工作时候的温度；最后，给出了输出端并联电阻以及提高控制芯片的输出检测电压2种方案，避免漏电流导致电池包不正常工作的问题。

  作者简介：刘松，男，武汉人，硕士，现任职于万国半导体元件有限公司应用中心总监，主要是做开关电源系统、电力电子系统和模拟电路的应用研究和开发工作。获广东省科学技术进步二等奖1项，发表技术论文60多篇。E-mail: 。

  锂离子电池包内部的电芯和输出负载之间要串联功率MOSFET，使用专用的IC 控制MOSFET的开关，从而对电芯的充、放电来管理。在消费电子系统中，如手机电池包、笔记本电脑电池包等，带有控制IC、功率MOSFET管以及其他电子元件的电路系统称为电池充放电保护板（protection circuit module，PCM）。离子电池的容量从早期的600 mA·h， 到现在高达10 000 mA·h，为实现更快的充电速度，降低充电时间，一般会用提高电流、使用大电流充电的快充技术，另外，大容量锂离子电池在生产线和使用的过程中，还有一些特定的技术方面的要求，所有这一些因素都对大容量锂离子电池包充、放电管理的功率MOSFET 提出了严格的技术设计挑战。[1-2]

  在电池充放电保护板PCM 中，充、放电分别使用1 颗功率MOSFET，背靠背串联起来。MOSFET 背靠背串联的方式有2 种：1 种是2 颗漏极连接在一起；另1 种是2 颗源极连接在一起。MOSFET 放置的位置也有2 种方式：①放在电池的负端，也是所谓的“地端”、低端（low side）；②放在电池的正端，高端（high side）。MOSFET 连接的不同方式和放在不同位置各有优缺点，对应系统的不同要求。

  PCM 需要低的导通电阻，同时要控制成本，一般会用N 沟道MOSFET。P 沟道率MOSFET 放在高端驱动简单灵活，少量的应用也会采用。但是，其导通电阻很难做低，成本高，选择和供应厂家也受限，因此，N沟道MOSFET 依然是主流的方案。如果MOSFET 有很严格的体积和尺寸要求，需要将2 个MOSFET 集成到1 个芯片上，通用功率MOSFET 是垂直结构，衬底是漏极D，因此，使用漏极的背靠背结构就能够使用这样的工艺。

  2 颗N 沟道功率MOSFET 放在地端，或电源端（高端），漏极背靠背连接在一起，是PCM 常用的2 种方案，如图1 所示。前者驱动简单，后者因为MOSFET 的源极电压浮动变化，需要2 个充电泵进行浮驱。

  大容量电池充电电流更大，如4 A、5 A、甚至高到8 A，PCM 内部MOSFET 的功耗非常大，温度非常高。为降低MOSFET 的温升，满足热设计的要求，就会使用2 个或多个功率MOSFET 并联工作。根据安规LPS 要求，如果PCM 内部MOSFET 发生损坏而短路，充电器输入电压直接加在电池上有几率发生危险。为了更好的提高系统的安全，可以再串联1 组背靠背MOSFET，或使用其他方案，形成冗余设计，二级保护，如图2 所示。

  大容量锂离子电池包设计的基础要求是在一定体积和重量条件下尽可能提高电池的容量，来提升功率密度。由于其空间非常有限，因此要求PCM 上面的MOSFET 具有更小的体积和尺寸；同时，由于快充电流大，MOSFET 在一定尺寸限制下，如1.2 mm×1.2 mm，具有最小的导通电阻（RDS（ON））。理论上，更小的RDS（ON）要求更大的芯片尺寸。为了在同样的芯片尺寸实现更低的RDS（ON），从设计上主要从2 个方面做优化。

  为了使MOSFET 实现更低的RDS（ON）， 必须对MOSFET 内部结构重新设计，使用各种最新技术降低内部单元结构的晶胞尺寸，提高晶胞单元密度；同时，改变内部电场分布，在保证同样耐压的前提下，尽可能降低芯片厚度，这样，MOSFET就能轻松实现超低的FOM值，获得更低的RDS（ON）。

  为了逐步降低导通电阻，在PCM 中使用芯片级CSP 封装技术，完全去除封装连线电阻，CSP 芯片热阻更低，降低功率MOSFET 的温度。

  由于CSP 封装的MOSFET 没有外部塑料壳等材料的保护，在生产工艺流程中，如PCB 板焊接，会受到各种热应力、机械应力的作用产生开裂的风险，因此，要采用各种技术，如在MOSFET 芯片的表面涂敷新材料，以保证其抗机械应力和热应力的能力，提高可靠性。

  在极端条件下应用，如电池包的输出负载短路，电池会流过非常大的电流，IC 过流保护也有延迟，要求MOSFET 具有承受大电流冲击的能力。因此，现在安规要求电池包都要做短路测试，以免电池发生爆炸。

  理论上，芯片尺寸越大，抗短路冲击的能力越强。在非常小的芯片尺寸限制条件下，需要对MOSFET 内部结构做特定的设计，以保证其有充足的抗短路大电流冲击的能力。

  MOSFET 的雪崩能力表明器件的强壮程度和可靠的工作上的能力，特别是电池包的输出端短路关断后，很容易发生雪崩，需要对MOSFET 的结构做优化，以保证其有充足的雪崩能力。[3-6]

  在生产过程中，外部的测试直流电源会直接碰触电池包的2 个输出端，电路不发生损坏的碰触电压越高，能力越强，这个测试实际测量的是MOSFET 对dV/dt 的耐受能力，过大dV/dt 会引起MOSFET 动态雪崩损坏。因此，需要对MOSFET 的结构做优化，以保证其具有高直接碰触电压和抗dV/dt 的能力。

  PCM 控制板和电池组装在一起，要求PCB 尺寸比较小，发热量不能过高，手机应用要求MOSFET 在常温环境满载条件下表面温度不超过65 ℃。如47 W 手机快充，充电电压为5 V，最大充电电流为9.4 A，需要并联2 颗AOCR38232（0.8 mΩ），电流路径采用上下对称，以保持电流均衡。2 颗MOS 之间间隔3 cm，避免相互加热。尽可能增加功率路径铺铜面积，且在靠近MOSFET 的铜皮上增加散热孔增加散热，减小MOSFET 温升。

  用红外测温仪测量MOSFET 表面温升，由于不同器件的表面材质不同，产生的光学折射率也不同。金属表面温升需要先用光学折射率为100% 的黑色油漆喷涂器件表面，然后再来测试，才能得到准确的温升数据，如图6 所示。

  电池端B+、B- 有电压时，充电管和放电管都处于关闭状态。此时，如果有微小的漏电流，如100 nA，由于输出端并没有负载，输出端呈现高阻抗状态，如10 MΩ，此时控制芯片会检测到输出端有1 V 电压。以BQ20Z45 为例，当输出P+、P- 之间电压高于0.8 V 时，控制芯片会误判输出有充电电压，启动预充电功能，开启充放电管，尝试给电池充电，增加电池的静态损耗，严重时会导致电池的电量耗尽。

  30 V 功率MOSFET 通常数据表会列出30 V 的IDSS小于1 μA，实际笔记本电脑电池应用中电池电压通常在9~13.2 V 之间，IC 很难判断在13.2 V 电池电压下放电管DS 漏电流是不是大于100 nA，从而出现应用的问题。

  在出厂测试IDSS 时，器件厂家使用300 μs 的脉冲电压进行短时间的漏电流测试。在实际应用中，功率管长时间承受偏压，载流子会注入到栅极，虽然外部GS 电压为0 V，内部局部单元栅极仍有残余电荷，抬高局部栅极电压，因此导致DS 漏电流增大；同时，工厂短时间脉冲测试没办法保证长时间偏压情况下的漏电流，从而也会导致极少量MOSFET 在使用后IDSS 超出1 μA，使器件漏电流过大。

  在实际系统中，主板电池输入接口的阻抗普遍低于1 MΩ，上述漏电流异常，在系统上并不可能会产生问题，只是在电池包厂家库存期间，有几率发生电池的电量异常下降的问题。

  方案1：电池包输出端P+、P- 并联1 MΩ 电阻，避免因漏电流产生的输出电压导致芯片误检测而出现问题。

  增加1 MΩ 电阻后，P+ 端的漏电流产生的漏电压下降到0.46 V，如表1 所示，内部MOSFET 不会开通，系统正常。

  增加电阻的不利之处是会导致电池弱放电，但是，其消耗的电量非常小，可以忽略。

  方案2：芯片调整输出检测电压，单节电池建议从0.8 V 提高到2.3 V，3 节串联电池建议提高到6 V，这样做才能够容忍更高的放电管漏电流，系统也不会开通内部MOSFET。

  1）使用先进的晶圆技术及CSP 封装技术，可以为高容量锂离子电池包提供小体积、高功率密度的设计，同时满足热设计和各种应力的设计要求。

  2）功率MOSFET 的高抗雪崩能力、抗短路能力和抗dV/dt 能力才可能正真的保证电池包安全可靠的工作。

  3）MOSFET 器件表面为金属材质，用红外测试仪测量其温度时必须将其表面涂黑，才能得到正确的测量结果。

  4）电池包输出端并联电阻或提高控制芯片输出检测电压，可以有很大成效避免漏电流导致电池包不正常工作的问题。