快科技12月8日音讯，最新一届IEEE世界电子器件会议IEDM 2024上，Intel代工展现了四大半导体制程工艺打破，包括新资料、异构封装、全盘绕栅极(GAA)等范畴。

  现在，Intel正在继续推动四年五个工艺节点的计划，计划到2030年在单个芯片上封装1万亿个晶体管，因而先进的晶体管技能、缩微技能、互连技能、封装技能都至关重要。

  该技能选用了钌这种代替性的新式金属化资料，一起运用薄膜电阻率（thin film resistivity）、空气空隙（airgap），Intel代工在互连微缩方面完成了严重前进，具有可行性，可投入量产，并且具有本钱效益。

  引进空气空隙后，不再需求通孔周围贵重的光刻空气空隙区域，也可以尽可能的避免运用选择性蚀刻的自对准通孔（self-aligned via）。

  在距离小于或等于25纳米时，选用减成法钌互连技能完成的空气空隙，可以使线％，然后代替铜镶嵌工艺的优势。

  一种异构集成解决计划，可以以更高的灵活性集成超薄芯粒(chiplet)，比照传统的芯片到晶圆键合（chip-to-wafer bonding）技能，能大大缩小芯片尺寸，进步纵横比，尤其是可以芯片封装中将吞吐量进步高达100倍，从而完成超快速的芯片间封装。

  这项技能还带来了更高的功用密度，再结合混合键合（hybrid bonding）或交融键合（fusion bonding）工艺，封装来自不同晶圆的芯粒。

  它在大幅度缩短栅极长度、削减沟道厚度的一起，对短沟道效应的按捺和功能也达到了业界抢先水平。

  为了在CFET（互补场效应晶体管）之外进一步加快GAA技能创新，Intel代工展现了在2D GAA NMOS（N 型金属氧化物半导体）和PMOS（P 型金属氧化物半导体）晶体管制作方面的研讨。

  一起，2D TMD（过渡金属二硫化物）研讨也取得了新进展，未来有望在先进晶体管工艺中代替硅。

  此外值得一提的是，Intel代工还在300毫米GaN（氮化镓）方面继续推动开拓性的研讨。

  Intel代工在300毫米GaN-on-TRSOI（富圈套绝缘体上硅）衬底上，制作了业界抢先的高功能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管），可以大大削减信号丢失，进步信号线性度和根据衬底背部处理的先进集成计划。